電路板設計人員非常熟悉設計過程中的電磁干擾 (EMI) 挑戰(zhàn)。在所有電子元件中，EMI 通過輻射和感應影響設備的功能，導致反饋、靜電和通信錯誤等問題。

盡管 EMI 在一定程度上是不可避免的，但仍有很多方法可以最大限度地減少 EMI 的影響并確保您的電路板設計可靠且功能正常。以下是我們關于如何在制造過程中降低印刷電路板 EMI 的重要提示。

什么是電磁干擾？

電磁干擾是由電和磁之間的相互作用引起的。由于所有電流都會產(chǎn)生磁場，并且所有磁場都會產(chǎn)生小電流，因此設計不當?shù)脑O備很容易受到 EMI 的影響。當電子元件靠得太近、由同一電源供電或在產(chǎn)生無線電波的高功率發(fā)射器范圍內(nèi)時，通常會發(fā)生干擾。盡管 EMI 經(jīng)常是人為的，但它也可能是來自閃電或太陽耀斑的強烈靜電能量的結果。

常見的 EMI 類型

• 輻射 EMI：當電子元件受到附近源產(chǎn)生的無線電頻率的影響時，就會發(fā)生輻射 EMI。
• 傳導 EMI：當多個設備連接到同一電氣路徑時會發(fā)生傳導 EMI。如果電路過載，這可能會導致設備重新啟動或斷電。
• 耦合 EMI：當電源和接收器靠得太近時，就會發(fā)生耦合 EMI。磁耦合 EMI 是導體磁場干擾附近設備的結果。當兩個導體靠得太近并在它們之間積聚電荷時，就會發(fā)生電容耦合 EMI。

是什么導致電路板中的 EMI？

由于其緊湊的設計和高速頻率，電路板提出了一系列獨特的挑戰(zhàn)。以下是電路板中 EMI 的一些主要罪魁禍首：

天線：?PCB 上的任何金屬元件都可以充當天線，但需要一點鼓勵。因此，較大的金屬區(qū)域可能會導致 EMI 增加。

返回路徑：如果信號沒有直接返回參考平面的路徑，則信號可能會通過延伸到電路板的其他區(qū)域而產(chǎn)生額外的噪聲。

串擾：如果 PCB 上的走線太靠近，它們可能會干擾彼此的信號并破壞電路板的功能。在這種情況下，一個信號成為“攻擊者”，一個信號成為“受害者”。入侵信號通過電容耦合影響受害者的功能，并導致電流出現(xiàn)問題。

管理 PCB 中 EMI 的技術

盡管 EMI 始終是 PCB 設計中的一個因素，但這并不意味著它無法控制。包括走線布局和接地層組成在內(nèi)的設計技術可以顯著降低電路板中的 EMI 量。以下是一些在不影響功能的情況下降低 EMI 的方法。

地平面

精心設計的接地層將顯著降低電路板產(chǎn)生的任何 EMI。由于所有 PCB 都需要接地層才能發(fā)揮作用，因此在實施降噪策略時，這是一個簡單的第一步。接地層用作電路板上電流的返回路徑，通常由一層薄薄的銅箔制成。接地層旨在吸收返回信號，從而最大限度地減少串擾和干擾。

優(yōu)化接地層的功能可能會大大降低 EMI 的影響：

• 多層板：添加另一個接地層可分散高速信號并最大限度地降低噪聲。
• 拆分接地層：如果您需要分離模擬和數(shù)字接地層，您可以考慮拆分接地層。使用這種設計時要謹慎，因為分離的接地層會在板上增加更多的金屬元件，并且容易充當天線。
• 連接到單點：多個接地連接會產(chǎn)生更多噪聲，因此最好盡可能簡化您的設計。
• 減少環(huán)路長度：將旁路和去耦電容器連接到接地層，以減小環(huán)路尺寸并減少 EMI 輻射。

走線布局

走線布局是降低電路板 EMI 的另一個關鍵組成部分。跡線是在電路內(nèi)移動流動電子的導電路徑。由于跡線傳導電子，因此它們很可能成為天線并輻射出不需要的 EMI。

• 避免直角：當走線角度超過 45 度時，電容會增加。這可能會導致反射和 EMI。設計圓角或角度小于 45 度的走線將有助于降低 EMI 風險。
• 分離信號：分離高速和低速跡線，以及模擬和數(shù)字信號。
• 縮短返回路徑：信號的返回路徑應盡可能短，以盡量減少 EMI。
• 注意間距：太靠近的走線會產(chǎn)生串擾。保持至少兩倍跡線寬度的空間以防止電容耦合。
• 小心過孔：過孔允許您在布線時使用多個電路板層，但有時會增加電容和電感。這會導致組件之間出現(xiàn)不必要的反射。

使用 EMI 屏蔽

在某些情況下，一定量的 EMI 是不可避免的。幸運的是，利用 EMI 屏蔽仍然可以生產(chǎn)出高質量的電路板。屏蔽是一種保護層，可防止外部 EMI 影響您的組件。外部金屬屏蔽，如法拉第籠，用于覆蓋電路板，以防止附近的 EMI 從鄰近源進入。一些屏蔽也用于覆蓋內(nèi)部組件，以防止電路板本身內(nèi)部的 EMI 泄漏。電纜承載電流，是增加 EMI 的另一個風險因素。幸運的是，電纜可以使用保護涂層進行屏蔽，從而降低 EMI 并隔離高頻信號。